महत्वपूर्ण तिथियाँ
| विवरण | तिथि / शर्त |
|---|---|
| आधिकारिक पोस्ट की तिथि | 30-09-2026 |
| आवेदन की अपेक्षित अंतिम तिथि | 30-12-2026; पद भरने या पर्याप्त आवेदन मिलने पर पोस्ट पहले हट सकती है. |
| कार्यक्रम | तारीख / समय |
|---|---|
| आधिकारिक अधिसूचना जारी होने की तारीख | 30-09-2026 |
पदवार रिक्तियों का विवरण
| पद | स्थान / व्यवस्था | जॉब आईडी | नियुक्ति |
|---|---|---|---|
| सॉफ्टवेयर इंजीनियरिंग टेक्निकल लीडर – सिलिकॉन वन सॉफ्टवेयर (टाइमिंग और सिंक्रोनाइजेशन) | बेंगलुरु, भारत; भारत के उम्मीदवारों के लिए दूरस्थ कार्य | 2015827 | पूर्णकालिक |
कौन आवेदन कर सकता है
- कंप्यूटर साइंस, इलेक्ट्रिकल इंजीनियरिंग या संबंधित तकनीकी विषय में स्नातक और 10+ वर्ष का सॉफ्टवेयर विकास अनुभव; अथवा इन्हीं विषयों में स्नातकोत्तर और 8+ वर्ष का सॉफ्टवेयर विकास अनुभव. मजबूत C++; एम्बेडेड Linux और सीमित हार्डवेयर संसाधनों वाले सिस्टम; Linux सिस्टम सॉफ्टवेयर/डीबगिंग; GDB और संबंधित टूल; PTP, SyncE, टाइमिंग सिंक्रोनाइजेशन और क्लॉक प्रबंधन का नेटवर्किंग सॉफ्टवेयर; Layer1/Layer2 नेटवर्किंग; PHY, MAC और SerDes हार्डवेयर; नेटवर्किंग प्लेटफॉर्म सॉफ्टवेयर डिजाइन, विकास, एकीकरण या डीबगिंग.
आवश्यक योग्यता और अनुभव
| आवश्यकता | विवरण |
|---|---|
| वैकल्पिक शैक्षणिक योग्यता और अनुभव | कंप्यूटर साइंस, इलेक्ट्रिकल इंजीनियरिंग या संबंधित तकनीकी विषय में स्नातक और 10+ वर्ष का सॉफ्टवेयर विकास अनुभव; अथवा इन्हीं विषयों में स्नातकोत्तर और 8+ वर्ष का सॉफ्टवेयर विकास अनुभव. |
आवश्यक कौशल
- मजबूत C++; एम्बेडेड Linux और सीमित हार्डवेयर संसाधनों वाले सिस्टम; Linux सिस्टम सॉफ्टवेयर/डीबगिंग; GDB और संबंधित टूल; PTP, SyncE, टाइमिंग सिंक्रोनाइजेशन और क्लॉक प्रबंधन का नेटवर्किंग सॉफ्टवेयर; Layer1/Layer2 नेटवर्किंग; PHY, MAC और SerDes हार्डवेयर; नेटवर्किंग प्लेटफॉर्म सॉफ्टवेयर डिजाइन, विकास, एकीकरण या डीबगिंग.
वांछनीय योग्यता और कौशल
- कई NOS में टाइमिंग सॉफ्टवेयर; IEEE1588; टाइमिंग मापन/सत्यापन, क्लॉक रिकवरी, होल्डओवर, निगरानी और निदान; ASIC/NPU/स्विचिंग SDK, प्लेटफॉर्म या ड्राइवर; ASIC फीचर सत्यापन; Silicon One; Linux कर्नेल/लो-लेवल प्रोग्रामिंग; Python ऑटोमेशन; पोर्ट ब्रिंग-अप, PHY/MAC/SerDes निदान; नेटवर्क प्रोटोकॉल/राउटर आर्किटेक्चर; तकनीकी नेतृत्व, संचार, सहयोग और मार्गदर्शन.
कार्य की जिम्मेदारियाँ
- टाइमिंग/सिंक्रोनाइजेशन फीचर और PTP/SyncE विकास का नेतृत्व; एम्बेडेड C++ सॉफ्टवेयर बनाना; SDK, प्लेटफॉर्म और NOS स्तरों का एकीकरण; टाइमिंग/क्लॉक निगरानी, सत्यापन और निदान; मूल कारण डीबगिंग; आर्किटेक्चर/डिजाइन समीक्षा; मार्गदर्शन और कोड समीक्षा; सॉफ्टवेयर, फर्मवेयर, हार्डवेयर और ASIC टीमों का सहयोग तथा गुणवत्ता/ऑटोमेशन सुधार.
आवेदन शुल्क
- सॉफ्टवेयर इंजीनियरिंग टेक्निकल लीडर – सिलिकॉन वन सॉफ्टवेयर (टाइमिंग और सिंक्रोनाइजेशन); Cisco के अनुसार उम्मीदवारों से कभी धनराशि नहीं मांगी जाती.
चयन प्रक्रिया
- Cisco के अनुसार भर्ती स्क्रीनिंग या इंटरव्यू से शुरू होती है और इंटरव्यू प्रक्रिया के बिना नौकरी प्रस्ताव नहीं दिया जाता.
आवेदन कैसे करें
- Cisco की आधिकारिक Workday करियर साइट पर संबंधित पद खोलकर आवेदन प्रक्रिया अपनाएं.
आधिकारिक लिंक
Important Dates
| Event | Date / condition |
|---|---|
| Official posting date | 30-09-2026 |
| Expected application closing | 30-12-2026; the posting may be removed earlier when filled or sufficient applications are received. |
| Event | Date / Time |
|---|---|
| Official Notification Release Date | 30-09-2026 |
Post-wise Vacancy Details
| Post | Location / arrangement | Job ID | Employment |
|---|---|---|---|
| Software Engineering Technical Leader – Silicon One Software (Timing & Synchronization) | Bangalore, India; remote work for applicants in India | 2015827 | Full-time |
Who Can Apply
- Bachelor’s in Computer Science, Electrical Engineering or a related technical field AND 10+ years of software-development experience; OR a master’s in those fields AND 8+ years of software-development experience. Strong C++; embedded Linux and hardware-constrained systems; Linux system software/debugging; GDB and related tools; networking software for PTP, SyncE, timing synchronization and clock management; Layer1/Layer2 networking; PHY, MAC and SerDes hardware; networking-platform software design, development, integration or debugging.
Essential Qualification and Experience
| Requirement | Details |
|---|---|
| Alternative education and experience routes | Bachelor’s in Computer Science, Electrical Engineering or a related technical field AND 10+ years of software-development experience; OR a master’s in those fields AND 8+ years of software-development experience. |
Required Skills
- Strong C++; embedded Linux and hardware-constrained systems; Linux system software/debugging; GDB and related tools; networking software for PTP, SyncE, timing synchronization and clock management; Layer1/Layer2 networking; PHY, MAC and SerDes hardware; networking-platform software design, development, integration or debugging.
Preferred Qualifications and Skills
- Timing software across multiple NOS; IEEE1588; timing measurement/validation, clock recovery, holdover, monitoring and diagnostics; ASIC/NPU/switching SDKs, platforms or drivers; ASIC feature validation; Silicon One; Linux kernel/low-level programming; Python automation; port bring-up, PHY/MAC/SerDes diagnostics; network protocols/router architectures; technical leadership, communication, collaboration and mentoring.
Job Responsibilities
- Lead timing/synchronization features and PTP/SyncE evolution; develop embedded C++ software; integrate SDK, platform and NOS layers; build timing/clock monitoring, validation and diagnostics; debug root causes; contribute architecture/design reviews; mentor and review code; collaborate across software, firmware, hardware and ASIC teams and improve quality/automation.
Application Fee
- Software Engineering Technical Leader – Silicon One Software (Timing & Synchronization); Cisco states it never asks candidates for money.
Selection Process
- Cisco states its recruitment begins with screening or an interview and it does not make offers without an interview process.
How to Apply
- Open this exact job on Cisco’s official Workday careers site and follow its application flow.